相較過往一年小改款、一年大改款的“Tick Tock“處理器架構發展模式，因特爾終于因為制程技術持續往更小情況將面臨更多挑戰，因此將在未來導入以“Process, Architechture, Optimizaion (制程、架構、最佳化)“三個步驟為主的全新發展模式，藉此讓旗下處理器產品能更充裕時間發展。
由于從先前22nm進展至14nm時面臨諸多挑戰，因此也讓因特爾過往以每隔兩年為周期大幅升級的“Tick Tock“處理器架構發展模式面臨調整。
稍早在長達151頁的企業財務發展說明文件中，因特爾確定未來將以“Process, Architechture, Optimizaion (制程、架構、最佳化)“三個步驟為主的全新發展模式，取代現有“Tick Tock“發展模式，藉此能多爭取一些時間投入處理器制程、架構等技術發展，避免因為制程技術無法趕上預期，而使新款處理器推出時程必須一再延后現象，同時也更有辦法說服投資者、消費市場或合作伙伴觀感。
在此之前，因特爾已經在Haswell架構進展至Broadwell期間加入Haswell Referesh架構設計，而近期針對Skylake架構準備進展到10nm制程的Cannonlake之間，因特爾也計劃增加一款小改款的Kaby Lake架構，與Skylake同樣采用14nm制程，但將在架構設計進行最佳化。
不過，雖然目前處理器進展周期已經開始遠離傳統摩爾定律，同時也確定調整過往兩年一大改的發展策略，因特爾仍有信心成為第一家將10nm制程技術套用在旗下處理器產品的廠商，預期仍會以此領先三星、臺積電持有技術。因特爾強調，往更小的制程技術發展必須投入更高成本與設備資源，而本身也確實持有此市場優勢，因此認為10nm制程技術將能在2017年順利應用在旗下處理器產品。
就因特爾稍早說法表示，Cannonlake架構處理器將在2017年下半年內推出，相比上次因特爾確定推出時程大約延后半年左右時間，原本計劃可在2016年下半年或2017年初期間推出。
